Laboratorio 7

Descripción del  Laboratorio 7:

° Se desarrollo el código correspondiente a un procesador en el cual dará respuesta a 3 operaciones aritmeticas y 3 operaciones logicas.

° Este consta dede un reloj clk que intercalara las respuestas para visualizarlas en los leds de la FPGA.. 

° Codigo trabajado en el programa xilinx ise  (Schematic) para el funcionamiento interno de la FPGA " basys 2" Spartan 3E 4 archivos en "vhdl" que son (reloj,contador,rom,alu) y el archivo ".ucf" para la definición correspondiente de entradas y salidas.

Acontinuacion las respectivas imágenes del Schematic y implementacion en FPGA:

Laboratorio 6

Descripción del  Laboratorio 6:

° Se desarrollo el código correspondiente a una maquina de estados la cual funciona por el caso correspondiente a una banda transportadora en la cual sensa un producto y un selector permite o no su paso a salir de producción. 

° Codigo trabajado en el programa xilinx ise  (Schematic) para el funcionamiento interno de la FPGA " basys 2" Spartan 3E 1 archivo en "vhdl" que es (maquina) con su respectivo archivo ".ucf" para la definición correspondiente de entradas y salidas.

Acontinuacion las respectiva imágen de la implementacion en FPGA:

Laboratorio 5

Descripción del  Laboratorio 5:

° Se desarrollo el código correspondiente a un public el cual muestra los nombres de nosotros los integrantes del grupo seguido de ecci 2014 en una matriz led de 8x8.

° Este consta de dos contadores que cambian con base a la señal del reloj clk a 1 hz y a 480hz una memoria rom que sera la encargada de mostrar secuencialmente las letras y numeros programados en vhdl y dos  decodificadores serie paralelo que finalmente lleva los datos respectivos a la matriz filas y columnas. 

° Codigo trabajado en el programa xilinx ise  (Schematic) para el funcionamiento interno de la FPGA " basys 2" Spartan 3E 7 archivos en "vhdl" que son (inicio,reloj,contadores,rom,multiplexor, registros de desplazamiento,etc) y el archivo ".ucf" para la definición correspondiente de entradas y salidas.

° El programa correspondiente  la memoria rom la cual guarda datos en 430 posiciones distintas de la memoria rom y se utilizan 8 bit's para dar la salida al registro de desplazamiento dado por la señal del reloj de manera que se vera desplazado las filas programadas y columnas como visualizacion dinamica correspondientes.

Acontinuacion las respectivas imágenes del Schematic y implementacion en FPGA:

Laboratorio 4

Descripción del  Laboratorio 4:

° Se desarrollo el código correspondiente a un public el cual muestra los nombres de nosotros los integrantes del grupo seguido de ecci 2014 .

° Este consta de contador que cambia con base a la señal del reloj clk a 3 hz una memoria rom que sera la encargada de mostrar secuencialmente las letras y numeros programados en vhdl y un decodificador erie paralelo que finalmente lleva los datos respectivos al display alfa-numerico. 

° Codigo trabajado en el programa xilinx ise  (Schematic) para el funcionamiento interno de la FPGA " basys 2" Spartan 3E 4 archivos en "vhdl" que son (reloj,contador,rom,programa) y el archivo ".ucf" para la definición correspondiente de entradas y salidas.

° El programa correspondiente  la memoria rom la cual guarda datos en 53 posiciones distintas de la memoria rom y se utilizan 8 bit's para dar la salida del  contador dado por la señal del reloj muestra de manera ascendente el orden programado de las letras para mostrar las palabras correspondientes.

Acontinuacion las respectivas imágenes del Schematic y implementacion en FPGA:

Laboratorio 3

Descripción del  Laboratorio 3:

° Se desarrollo el código correspondiente a un contador un decodificador y memoria rom con funcionamiento automatico dado por una señal de reloj, la cual por medio de contadores se ajusto a una frecuencia de 1 Hz el cual variaba los leds con respecto a los datos guardados en la memoria que contaba con 15 lineas de memoria.

° Codigo trabajado en el programa xilinx ise  (Schematic) para el funcionamiento interno de la FPGA " basys 2" Spartan 3E 4 archivos en "vhdl" que son (reloj,contador,rom,programa) y el archivo ".ucf" para la definición correspondiente de entradas y salidas.

° El programa correspondiente  la memoria rom la cual guarda datos en 15 posiciones distintas de la memoria rom y se utilizan 4 bit's para dar la salida correspondiente mientras el contador dado por la señal del reloj muestra de manera ascendente el numero en binario en los led's.

Acontinuacion las respectivas imágenes del Schematic y implementacion en FPGA:

Laboratorio 2

Descripción del  Laboratorio 2:

° Se desarrollo el código correspondiente al display alfa-numerico trabajado en el programa xilinx ise  (Schematic) para el funcionamiento interno de la FPGA " basys 2" Spartan 3E 3 archivos en "vhdl" y el archivo ".ucf" para la definición correspondiente de entradas y salidas.

° El conversor binario a Display de 16 segmentos es desarrollado a base de 6 bit's que tendera función de dar una secuencia definida en binario 0-37 que dará representación en el display alfa-numerico de números y todas las letras del abecedario.

Acontinuacion las respectivas imágenes del Schematic y implementacion en FPGA:

Laboratorio 1

Descripción del  Laboratorio 1:

° Se desarrollo el código correspondiente al conversor binario a BCD trabajado en el programa xilinx ise  (Schematic) para el funcionamiento interno de la FPGA " basys 2" Spartan 3E y el archivo ".ucf" para la definición correspondiente de entradas y salidas.

° El conversor binario a BCD es desarrollado a base de 4 bit's que tendera función de dar una secuencia definida en binario 0-15 que dará representación en el display respectivo de la FPGA de números y letras (0,1,2,3,4,5,6,7,8,9,A,B,C,D...).

Acontinuacion las respectivas imágenes del Schematic y implementacion en FPGA: