Descripción del Laboratorio 7:
° Se desarrollo el código correspondiente a un procesador en el cual dará respuesta a 3 operaciones aritmeticas y 3 operaciones logicas.
° Este consta dede un reloj clk que intercalara las respuestas para visualizarlas en los leds de la FPGA..
° Codigo trabajado en el programa xilinx ise (Schematic) para el funcionamiento interno de la FPGA " basys 2" Spartan 3E 4 archivos en "vhdl" que son (reloj,contador,rom,alu) y el archivo ".ucf" para la definición correspondiente de entradas y salidas.
Acontinuacion las respectivas imágenes del Schematic y implementacion en FPGA:
No hay comentarios.:
Publicar un comentario